封裝設(shè)計(jì)：
1、為客戶提供低成本高可靠性的封裝解決方案；
2、提供sip、mcm、FCBGA、WLCSP、Fan_IN/OUT、In_FO、QFN、COB、COF等各種類型的封裝設(shè)計(jì)服務(wù)；
3、設(shè)計(jì)前期的封裝方案評(píng)估，包括封裝外形選擇，管腳分配，材料選擇，成本分析，供應(yīng)商選擇等；
4、基板layout設(shè)計(jì)，設(shè)計(jì)規(guī)則檢查，出加工制造文件等；
5、與Substrate廠商和Assembly廠商的工程確認(rèn)等。
SIP封裝介紹：
SiP（系統(tǒng)級(jí)封裝）是一個(gè)功能齊全的子系統(tǒng)，它將一個(gè)或多個(gè)IC芯片及被動(dòng)元件整合在一個(gè)封裝中，對外提供一個(gè)完整的系統(tǒng)功能。
這里芯片可以采用不同的工藝制作，如CMOS、BiCMOS、GaAs等，可以是Wire bonding（金絲鍵合）芯片或Flipchip（倒裝）芯片，可以是裸片也可以是已封裝好的芯片。被動(dòng)元器件如電阻、電容、電感、晶體、濾波器、巴倫等。
SiP優(yōu)點(diǎn)：
1.尺寸?。?/strong>
在相同的功能上，SiP模組較獨(dú)立封裝的IC更能節(jié)省PCB的空間。
2.時(shí)間快
SiP模組能夠同時(shí)設(shè)計(jì)在系統(tǒng)中，且在系統(tǒng)主板調(diào)整及調(diào)試的階段中，能更快的完成預(yù)測及預(yù)審。
3.成本低
SiP模組價(jià)格雖比單個(gè)零件昂貴，然而PCB空間縮小，低故障率、低測試成本及簡化系統(tǒng)設(shè)計(jì)，使得總成本減少。
4.高生產(chǎn)效率
通過SiP里整合分離被動(dòng)元件，降低不良率，從而提高整體產(chǎn)品的成品率。模組采用高階的IC封裝工藝，減少系統(tǒng)故障率。
5.簡化系統(tǒng)設(shè)計(jì)
SiP將復(fù)雜的電路融入模組中，降低PCB電路設(shè)計(jì)的復(fù)雜性。SiP模組提供快速更換功能，讓系統(tǒng)設(shè)計(jì)人員輕易加入所需功能。
6.簡化系統(tǒng)測試
SiP模組出貨前已經(jīng)過測試，減少系統(tǒng)測試時(shí)間。
7.簡化物流管理
SiP模組能夠減少倉庫備料的項(xiàng)目及數(shù)量，簡化生產(chǎn)的步驟。
電磁仿真：
1、封裝RLC參數(shù)、S參數(shù)提??；射頻微波芯片封裝結(jié)構(gòu)優(yōu)化；Chip-Package-PCB聯(lián)合電磁仿真等；
2、直流壓降仿真：分析封裝的直流壓降，電流密度分布，功率密度分布，電阻網(wǎng)絡(luò)等；
3、電源完整性仿真：分析封裝電源分配系統(tǒng)的性能，評(píng)估基板疊層，電容選擇和位置優(yōu)化等；
4、信號(hào)完整性仿真：分析封裝內(nèi)部信號(hào)路徑，串?dāng)_和SSN/SSO，信號(hào)延遲，抖動(dòng)和眼圖等；
5、電磁兼容：分析電磁干擾和輻射等；
6、模型抽?。禾崛‰娫捶峙渚W(wǎng)絡(luò)和信號(hào)網(wǎng)絡(luò)的精確模型；
熱仿真：
1、建立封裝3D詳細(xì)熱結(jié)構(gòu)模型；
2、JEDEC標(biāo)準(zhǔn)熱阻模型提?。?/p>
3、JEDEC標(biāo)準(zhǔn)環(huán)境/實(shí)際系統(tǒng)環(huán)境下封裝熱管理優(yōu)化；
4、從材料選擇和封裝結(jié)構(gòu)等方面對封裝熱管理做優(yōu)化處理，滿足客戶的熱設(shè)計(jì)要求；
應(yīng)力仿真：
1、材料評(píng)估；
2、翹曲變形分析；
3、熱應(yīng)力仿真及優(yōu)化；
4、焊點(diǎn)疲勞壽命分析；
封裝測試板設(shè)計(jì)：
1、原理圖設(shè)計(jì)；
2、PCB設(shè)計(jì)；
3、板材選擇；
4、Bom確認(rèn)；
深圳市南山區(qū)桃源街道祥瑞三路44號(hào)水木眾德科創(chuàng)大廈303
+ 86 17304450758
